电子表误差检测仪...
...的测频，必须采用较高的标准频率信号;1而单片机受本身时钟频率和若干指令运算的限制，测频速度较慢，无法满足高速、高精度的测频要求。采用高集成度、高速的现场可编程门阵列CPLD为实现高速、高精度的测...
2020-03-16 10:37:02 - 讨论帖 - secret - 灌水闲聊 11568次浏览 - 0次回复
多功能计数器...
...一个D触发器，以IN1为触发器的数据输入，IN2为触发器的时钟输入，若触发器输出端为高电平，则0°...
2019-12-05 08:47:03 - 讨论帖 - secret - 往届赛题 5740次浏览 - 1次回复
F题_湖北赛区_武汉大学——纸张计数显示装置设计报告...
...其中CH_FIN_SEL是传感器频率fSENSOR的分频系数，fREF是参考时钟fCLK分频后的信号频率。又CSENSOR与纸张数N成反比，结合式2.3和式2.4可得：4281...
2019-10-21 18:05:21 - 讨论帖 - Skingwei - 2019年TI杯国赛作品交流区 23055次浏览 - 5次回复
FPGA学习--TLC549ADC控制...
...r:=5;CLK_DIV_VALUE:Integer:=31);PORT(clock:INSTD_LOGIC;--系统时钟reset:INSTD_LOGIC;-...
2019-08-26 16:53:03 - 讨论帖 - 晁辉17 - 灌水闲聊 10423次浏览 - 1次回复
2016年全国大学生电子设计竞赛（F题）数字频率计...
...结束信号，在由STM32向FPGA发送寄存器选择信号，再送读数时钟，读取两个计数值。读完后，比较两个计数值的大小，通过用周期减去较大的计数值即可得到时间差。如果频率大于10K，则先通过1000分...
2019-01-25 15:36:34 - 讨论帖 - 满座衣冠胜雪 - 往届赛题 12162次浏览 - 3次回复
【分享】2015年全国大学生电子设计竞赛（F题）数字频率计...
...且系统板上自带LCD显示屏，驱动较为简单，但是由于系统时钟频率不够高，故此方案不可行。方案二：选用Sparton3A系列FGPA。FPGA时钟可以倍频到足够高的频率，能够顺利捕捉信号边沿，对...
2019-01-16 15:53:17 - 讨论帖 - Vera - 往届赛题 8911次浏览 - 0次回复